夏若浅沫的博客
AMBA总线（2）——axi4_stream总线 AMBA总线（2）——axi4_stream总线
AXI4-stream接口连接产生数据的一个主设备和接收数据的一个从设备，用来传播数据流，和其他AXI协议不同的是，AXI4-stream不需要主机提供地址，使用相对方便，当传输单数据时其数据传输时序与第一讲的APB总线就少了个地址信息的，
2021-04-03 理论知识
AXI4-stream AMBA总线
AMBA总线（1）——APB总线 AMBA总线（1）——APB总线
AMBA协议是一个开放标准的片上互联规范，用于SOC功能模块的连接和管理。目前，已经推出来四代版本的AMBA规范。版本2的AMBA规范定义了3个总线接口：AHB（advanced high-performance bus）：高级高性能总线A
2021-04-01 理论知识
APB总线 AMBA总线
时序约束入门（一） 时序约束入门（一）
基本概念1. 建立时间 是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器； 2. 保持时间 是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据
2021-03-17 实用技巧
IC设计 STA
vcs+verdi安装经历 vcs+verdi安装经历
一直以来我都使用modelsim来进行仿真，也偶尔使用debussy查看波形，最近在别人的推荐下，我开始尝试使用vcs+verdi环境，这篇文章用来记录自己苦逼的安装经历。之前自己下载了vcs verdi sysnopsys等安装包，动手安
2021-03-15 实用技巧
vcs verdi
随笔 随笔
个人每周随笔，不定期更新
2021-03-14 zhr
随笔
跨时钟域问题解决 跨时钟域问题解决
当信号产生于一个时钟域，并穿过该时钟域边界，作用于另一时钟域时，称该信号为跨时钟信号，由此引发的一系列问题称之为 CDC(clock domain crossing, 简称 CDC)问题。 跨时钟域风险1. 亚稳态 因为进入的数据未能满足触
2021-03-13 实用技巧
CDC verilog IC设计
modelsim使用到的一些tcl脚本 modelsim使用到的一些tcl脚本
日常modelsim仿真，每次都需要建立工程，添加波形，很是麻烦，于是我就上网搜了一下，总结写了一点脚本来自动编译仿真代码文件。菜鸟学习中，写得不当，还请指正。 常用指令简介 vlib work :创建名叫work的工作库vmap work
2021-03-11 实用技巧
modelsim tcl
tcl快速入门 tcl快速入门
TCL是一种很通用的脚本语言，功能强大。最早称为“工具命令语言””Tool Command Language”，但是目前已经不是这个含义，不过我们仍然称呼它TCL，发音为”tickle”。TCL经常被用于快速原型开发，脚本编程，GUI和测试
2021-03-08 编程语言
tcl
markdown语法 markdown语法
Markdown 是一种轻量级标记语言，它允许人们使用易读易写的纯文本格式编写文档。当前许多网站都广泛使用 Markdown 来撰写帮助文档或是用于论坛上发表消息。笔者写这篇文章主要是写给自己看，熟能生巧，也顺便推广一波markdown。
2021-03-06 编程语言
markdown
Hello World Hello World
Welcome to Hexo! This is your very first post. Check documentation for more info. If you get any problems when using Hex
2021-03-05 实用技巧
hexo
2 / 2