IC前端设计需要设计人员编写testbench来进行对模块的初步前仿,一般是用verilog来写,但是verilog语言结构简单,编写一个稍微复杂的仿真环境很是费力,所以systemverilog便被开发设计出来。systemVerilog
2021-04-04